(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平10-270992

(43)公開日 平成10年(1998)10月9日

| ~~ | | ~ | |
|-------------|------|---|--|
| <i>(</i> 51 | | | |
| | | | |

識別配号

FΙ

H03K 17/687

H 0 3 K 17/687

F

H03F 1/30

H03F 1/30

A

審査請求 未請求 請求項の数4 OL (全 9 頁)

(21)出願番号

特額平9-68473

(71)出題人 000004075

ヤマハ株式会社

(22)出願日

平成9年(1997) 3月21日

静岡県浜松市中沢町10番1号

(72)発明者 関本 康彦

静岡県浜松市中沢町10番1号 ヤマハ株式

会社内


(74)代理人 弁理士 伊丹 勝

(54) 【発明の名称】 定電液駆動回路

(57)【要約】

【課題】 "H"レベル振幅を制限しながら、電源,温度,プロセス等の変動の影響を受けない定電流負荷駆動を行うことを可能とした定電流駆動回路を提供する。

【解決手段】 第1の基準電圧VREF1が入る演算増幅器OP1と第1のNMOSトランジスタN11、第2の基準電圧VREF2が入る演算増幅器OP2と第2のNMOSトランジスタN12、及びトランジスタN11、N12間に接続された抵抗Rにより基準電流IOが生成される。スイッチング用PMOSトランジスタP11は、ゲートが第1のNMOSトランジスタN11と共通接続されたアルアップ用NMOSトランジスタN13を介してVDDに接続され、スイッチング用NMOSトランジスタN12と共通接続された電流源用NMOSトランジスタN14を介してVSSに接続される。



10

1

【特許請求の範囲】

【請求項1】 非反転入力端子に第1の基準電圧が入力される第1の演算増幅器と、

この第1の演算増幅器の出力によりゲートが駆動され、 ドレインが高レベル側電源端子に接続され、ソースが前 記第1の演算増幅器の反転入力端子に帰湿接続された第 1のNMOSトランジスタと、

反転入力端子に前記第1の基準電圧より低い第2の基準 電圧が入力される第2の演算増幅器と、

この第2の演算増幅器の出力によりゲートが駆動され、 ソースが低レベル側電源端子に接続され、ドレインが前 記第2の演算増幅器の非反転入力端子に帰還接続された 第2のNMOSトランジスタと、

前記第1のNMOSトランジスタのソースと第2のNM OSトランジスタのドレインとの間に接続された抵抗 と

ゲート及びドレインがそれぞれ第1の信号入力端子及び 信号出力端子に接続されたスイッチング用PMOSトラ ンジスタと、

ゲート及びドレインがそれぞれ第2の信号入力端子及び 20 前記信号出力端子に接続されたスイッチング用NMOS トランジスタと、

前記スイッチング用PMOSトランジスタと高レベル側 電源端子の間に介挿接続され、ゲートが前記第1のNM OSトランジスタのゲートと共通接続されたプルアップ 用NMOSトランジスタと、

前記スイッチング用NMOSトランジスタと低レベル側 電源端子の間に介挿接続され、ゲートが前記第2のNM OSトランジスタと共通接続された電流源用NMOSト ランジスタとを有することを特徴とする定電流駆動回 路。

【請求項2】 前記第1の演算増幅器に入力される前記第1の基準電圧が前記第2の演算増幅器に入力される前記第2の基準電圧より低く設定され、かつ前記第1の演算増幅器の反転入力端子には前記第2のNMOSトランジスタのドレインが、前記第2の演算増幅器の非反転入力端子には前記第1のNMOSトランジスタのソースがそれぞれ帰還接続されるようにしたことを特徴とする請求項1記載の定電流駆動回路。

【請求項3】 非反転入力端子に第1の基準電圧が入力 40 される第1の演算増幅器と、

この第1の演算増幅器の出力によりゲートが駆動され、 ドレインが高レベル側電源端子に接続され、ソースが前 記第1の演算増幅器の反転入力端子に帰還接続された第 1のNMOSトランジスタと、

反転入力端子に前記第1の基準電圧より低い第2の基準 電圧が入力される第2の演算増幅器と、

この第2の演算増幅器の出力によりゲートが駆動され、 ソースが低レベル側電源端子に接続され、ドレインが前 記第2の演算増幅器の非反転入力端子に帰還接続された 50

第2のNMOSトランジスタと、

前記第1のNMOSトランジスタのソースと第2のNM OSトランジスタのドレインとの間に接続された抵抗 と、

ソース及びドレインがそれぞれ負荷の一端に接続され相補的入力信号によりゲートが選択的に駆動される第1及び第2のスイッチング用NMOSトランジスタ、ソース及びドレインがそれぞれ前記負荷の他端に接続され前記相補的入力信号によりゲートが選択的に駆動される第3及び第4のスイッチング用NMOSトランジスタ、前記第1及び第3のスイッチング用NMOSトランジスタと高レベル側電源端子の間にそれぞれ第1及び第2のPMOSトランジスタを介して設けられて前記第1のNMOSトランジスタのゲートと共通にゲートが駆動される一対のプルアップ用NMOSトランジスタ、及び前記第2及び第4のスイッチング用NMOSトランジスタと低レベル側電源端子の間に設けられて前記第2のNMOSトランジスタのゲートと共通にゲートが駆動される一対の地でである。

前記第1のNMOSトランジスタのゲートと共通にゲートが駆動されドレインが高レベル側電源端子に接続された第3のNMOSトランジスタ、前記第2のNMOSトランジスタのゲートと共通にゲートが駆動されソースが低レベル側電源端子に接続された第4のNMOSトランジスタ、及びこれら第3のNMOSトランジスタと第4のNMOSトランジスタの間にゲート・ドレインを短絡して介挿接続されてそのゲート・ドレイン端子が前記第1及び第2のPMOSトランジスタのゲートに接続された第3のPMOSトランジスタを有するバイアス回路とを有することを特徴とする定電流駆動回路。

【請求項4】 前記第1の演算増幅器に入力される前記第1の基準電圧が前記第2の演算増幅器に入力される前記第2の基準電圧より低く設定され、かつ前記第1の演算増幅器の反転入力端子には前記第2のNMOSトランジスタのドレインが、前記第2の演算増幅器の非反転入力端子には前記第1のNMOSトランジスタのソースがそれぞれ帰退接続されるようにしたことを特徴とする請求項3記載の定電流駆動回路。

40 【発明の詳細な説明】

ングドライブ段と、

[0001]

【発明の属する技術分野】この発明は、電源変動や温度 変動、プロセス変動の影響を受けることなく負荷の定電 流駆動を行うことを可能とした定電流駆動回路に関す る。

[0002]

【従来の技術】従来より、二つの I C チップの内部回路 間の信号転送のために、オフチップ・ドライバを設ける ことが行われる。この様なオフチップ・ドライバで電源 変動や温度変動,プロセス変動の影響を受けない定電流 駆動回路として、図6に示すようなカレントミラー回路 を利用したものが知られている。反転入力端子を基準電 圧VREF の入力端子とした演算増幅器OPと、その出力 により駆動されるPMOSトランジスタP21、及びこの PMOSトランジスタP21のドレイン端子Aに接続され た抵抗Rにより、基準電流源回路が構成されている。こ の基準電流源回路では、端子Aの電圧が基準電圧VREF に常に等しくなるようにPMOSトランジスタP21によ る負帰還がかかる。従って、基準電圧VREF が電源変動 や温度変動、プロセス変動の影響を受けないものである とすれば、抵抗Rに流れる電流 IO=VREF/Rも電源変 動や温度変動,プロセス変動の影響を受けない基準電流 となる。

【0003】PMOSトランジスタP21とゲートが共通 に駆動されるPMOSトランジスタP22及びP23は、P MOSトランジスタP21と共にカレントミラー回路を構 成しており、素子寸法がPMOSトランジスタP21と同 じであれば、これらに流れる電流もI1 = I2 = I0と なる。PMOSトランジスタP22のドレインにつながる 接地端子VSS側のNMOSトランジスタN21はゲート、 ドレインを共通にしたダイオード接続となっており、そ のゲート・ドレインが出力段のNMOSトランジスタN 22のゲートに接続されている。これにより、NMOSト ランジスタN21, N22の部分もカレントミラー回路とな り、NMOSトランジスタN21、N22の寸法が同じであ れば、NMOSトランジスタN22に流れる電流 I3 は、 I3 = I0 となる。

【0004】従って、負荷につながるスイッチング用P MOSトランジスタP24及びNMOSトランジスタN23 き、負荷の定電流駆動が行われる。即ち、PMOSトラ ンジスタP24がオンのとき、PMOSトランジスタP2 3. P24を介して電源端子VDDから定電流 I2 = I0 に より負荷充電が行われ、NMOSトランジスタN23がオ ンのとき、NMOSトランジスタN22, N23を介して負 荷の放電がやはり定電流 13 = 10 により行われる。

【0005】ところで、図6の定電流駆動回路では、負 荷を充電するとき、PMOSトランジスタP23、P24で はしきい値による電圧降下がないから、信号出力端子O UTの "H" レベル側は電源電圧VDDまでフルスイング 40 する。しかし近年、低消費電力化のために、出力振幅を 電源電圧より下げることが要求されることが多い。この 様な要求に対しては一般に、電源VDD側にNMOSトラ ンジスタを用いることが有効である。NMOSトランジ スタを電源VDD側に用いれば、ゲートを電源電圧VDDで 駆動したとき、ソース端子はVDD-Vth(VthはNMO Sトランジスタのゲートしきい値電圧) 以上には上昇で きない。従って "H" レベル出力が制限されることにな

幅器OPの入力関係を図6と逆にし、図6の回路におけ る電源VDD側のPMOSトランジスタP21, P22, P23 をNMOSトランジスタN31, N32, N33に置き換える と、カレントミラー回路ではなくなり、定電流特性が崩 れてしまう。即ち、図6の回路では、PMOSトランジ スタP21, P22, P23のソースが電源VDDに接続されて いるから、これらのゲートを共通接続したとき、これら のゲート・ソース間電圧は常に同じになり、カレントミ ラー条件が満たされる。一方図7の場合、演算増幅器O PとNMOSトランジスタN31と抵抗Rにより構成され る基準電流源回路では、NMOSトランジスタN31の負 帰還動作により一定の基準電流 IO = VREF/Rが得ら れるが、NMOSトランジスタN31, N32は電源VDD関 がドレインであるから、これらのゲート・ソース間電圧 は連動せず、カレントミラー条件を満たさない。

【0007】仮に、ゲート・ドレインを接続したNMO SトランジスタN21を、温度やプロセスのばらつきの標 準条件において、I1 = VREF/Rなる電流が流れるよ うに設計したとしても、条件変動があったとき、NMO SトランジスタN32及びN33に流れる電流 I1 及び I2 が抵抗Rに流れる基準電流 IO と一致するという保証は なくなる。出力段のVSS側のNMOSトランジスタN22 についても同様である。NMOSトランジスタN21とN 22の関係は図6と同様であり、I1 = I3 の条件は満た されるものの、これらと基準電流 IO との一致はやはり 保証されない。

[0008]

【発明が解決しようとする課題】以上のように従来のP MOSカレントミラー回路を利用した定電流駆動回路で が入力信号IN1, IN2により相補的に駆動されたと 30 は、"H"レベル側出力振幅を制限することができず、 またそのPMOSカレントミラー回路の部分をNMOS トランジスタに置き換えると、温度やプロセス変動の影 響を受けてしまうという問題があった。

> 【0009】この発明は、上記事情を考慮してなされた もので、"H"レベル側振幅を制限しながら、電源、温 度、プロセス等の変動の影響を受けない定電流負荷駆動 を行うことを可能とした定電流駆動回路を提供すること を目的としている。

[0010]

【課題を解決するための手段】この発明に係る定電流駆 動回路は、第1に、非反転入力端子に第1の基準電圧が 入力される第1の演算増幅器と、この第1の演算増幅器 の出力によりゲートが駆動され、ドレインが高レベル側 電源端子に接続され、ソースが前記第1の演算増幅器の 反転入力端子に帰還接続された第1のNMOSトランジ スタと、反転入力端子に前記第1の基準電圧より低い第 2の基準電圧が入力される第2の演算増幅器と、この第 2の演算増幅器の出力によりゲートが駆動され、ソース が低レベル側電源端子に接続され、ドレインが前記第2 【0006】しかしながら、図7に示すように、演算増 50 の演算増幅器の非反転入力端子に帰還接続された第2の

NMOSトランジスタと、前記第1のNMOSトランジ スタのソースと第2のNMOSトランジスタのドレイン との間に接続された抵抗と、ゲート及びドレインがそれ ぞれ第1の信号入力端子及び信号出力端子に接続された スイッチング用PMOSトランジスタと、ゲート及びド レインがそれぞれ第2の信号入力端子及び前記信号出力 端子に接続されたスイッチング用NMOSトランジスタ と、前記スイッチング用PMOSトランジスタと高レベ ル側電源端子の間に介挿接続され、ゲートが前記第1の NMOSトランジスタのゲートと共通接続されたプルア ップ用NMOSトランジスタと、前記スイッチング用N MOSトランジスタと低レベル側電源端子の間に介挿接 続され、ゲートが前記第2のNMOSトランジスタと共 通接続された電流源用NMOSトランジスタとを有する ことを特徴としている。

【0011】この発明に係る定電流駆動回路は、第2 に、非反転入力端子に第1の基準電圧が入力される第1 の演算増幅器と、この第1の演算増幅器の出力によりゲ ートが駆動され、ドレインが高レベル側電源端子に接続 され、ソースが前記第1の演算増幅器の反転入力端子に 帰還接続された第1のNMOSトランジスタと、反転入 力端子に前記第1の基準電圧より低い第2の基準電圧が 入力される第2の演算増幅器と、この第2の演算増幅器 の出力によりゲートが駆動され、ソースが低レベル側電 源端子に接続され、ドレインが前記第2の演算増幅器の 非反転入力端子に帰還接続された第2のNMOSトラン ジスタと、前記第1のNMOSトランジスタのソースと 第2のNMOSトランジスタのドレインとの間に接続さ れた抵抗と、ソース及びドレインがそれぞれ負荷の一端 に接続され相補的入力信号によりゲートが選択的に駆動 30 される第1及び第2のスイッチング用NMOSトランジ スタ、ソース及びドレインがそれぞれ前記負荷の他端に 接続され前記相補的入力信号によりゲートが選択的に駆 動される第3及び第4のスイッチング用NMOSトラン ジスタ、前記第1及び第3のスイッチング用NMOSト ランジスタと高レベル側電源端子の間にそれぞれ第1及 び第2のPMOSトランジスタを介して設けられて前記 第1のNMOSトランジスタのゲートと共通にゲートが 駆動される一対のプルアップ用NMOSトランジスタ、 及び前記第2及び第4のスイッチング用NMOSトラン ジスタと低レベル側電源端子の間に設けられて前記第2 のNMOSトランジスタのゲートと共通にゲートが駆動 される一対の電流源用NMOSトランジスタを有する差 動型スイッチングドライブ段と、前記第1のNMOSト ランジスタのゲートと共通にゲートが駆動されドレイン が高レベル側電源端子に接続された第3のNMOSトラ ンジスタ、前記第2のNMOSトランジスタのゲートと 共通にゲートが駆動されソースが低レベル側電源端子に 接続された第4のNMOSトランジスタ、及びこれら第 3のNMOSトランジスタと第4のNMOSトランジス 50 段の高レベル電源側にPMOSトランジスタを挿入した

タの間にゲート・ドレインを短絡して介挿接続されてそ のゲート・ドレイン端子が前記第1及び第2のPMOS トランジスタのゲートに接続された第3のPMOSトラ ンジスタを有するバイアス回路とを有することを特徴と する。

【0012】なおこの発明による第1及び第2の定電流 駆動回路において、第1の演算増幅器に入力される第1 の基準電圧を第2の演算増幅器に入力される第2の基準 電圧より低く設定して、第1の演算増幅器の反転入力端 子には前記第2のNMOSトランジスタのドレインが、 前記第2の演算増幅器の非反転入力端子には前記第1の NMOSトランジスタのソースがそれぞれ帰還接続され るようにしてもよい。この発明によると、第1及び第2 の演算増幅器に入力される第1及び第2の基準電圧をそ れぞれ、VREF1, VREF2としたとき、第1及び第2の演 算増幅器により駆動される第1及び第2のNMOSトラ ンジスタの間に接続された抵抗Rには、IO = | VREF1 -VRIF2 | /Rなる基準電流が得られる。第1,第2の 基準電圧VREF1, VREF2が電源, 温度, プロセス等の変 動の影響を受けないものとすれば、基準電流 10 も同様 に電源、温度、プロセス等の変動の影響を受けない。な お以下の説明では、電源、温度及びプロセスの変動をま とめて外部条件変動という。

【0013】第1の定電流駆動回路においては、スイッ チングドライブ段の電流源用NMOSトランジスタは第 2のNMOSトランジスタと共にカレントミラー回路を 構成するから、スイッチング用NMOSトランジスタが オンしたときにこの電流源用NMOSトランジスタを流 れる負荷電流は、基準電流 10 に規定された定電流とな り、外部条件変動の影響を受けることがない。また、第 1のNMOSトランジスタとスイッチングドライブ段の プルアップ用NMOSトランジスタはゲートが共通に駆 動されるから、これらの素子パラメータが同じであり、 スイッチングPMOSトランジスタがオンしたときにこ れらがピンチオフ領域で動作するように条件設定されれ ば、プルアップ用NMOSトランジスタを通して流れる 負荷電流は、基準電流 10 と等しくなる。 そして、スイ ッチングPMOSトランジスタがオンしたときの信号出 力端子の"H"レベル電圧は、プルアップ用NMOSト ランジスタのゲート電圧 (=第1のNMOSトランジス タのゲート電圧)をVG、ゲートしきい値電圧をVTNと して、VG -VTNで制限される。即ち出力振幅は、プル アップ用NMOSトランジスタの設計と基準電圧VREF1 の設定により、電源電圧VDDより低い所定の値に設定で きることになる。

【0014】 差動型スイッチングドライブ段を用いた第 2の定電流駆動回路においては、第1の定電流駆動回路 と同様の理由で外部条件変動の影響を受けない定電流特 性が得られるのみならず、差動型スイッチングドライブ ことにより、更に負荷にかかる振幅電圧を抑えることが できる。また、差動型スイッチングドライブ段の二つの PMOSトランジスタをバイアスするために第3のPM OSトランジスタを含むバイアス回路を用いることによ って、負荷にかかる振幅電圧の温度、プロセス変動の影 響を除くことができる。

[0015]

【発明の実施の形態】以下、図面を参照して、この発明 の実施例を説明する。図1は、この発明の一実施例によ る定電流駆動回路の構成を示す。基準電流源回路1は、 二つの演算増幅器OP1, OP2とこれらにより駆動さ れるNMOSトランジスタN11, N12及び抵抗Rにより 構成される。第1の演算増幅器OP1の非反転入力端子 には第1の基準電圧VRIF1が入力され、その出力により ゲートが駆動される第1のNMOSトランジスタN11 は、ドレインが高レベル側電源端子VDDに接続され、ソ ース (端子A) が第1の演算増幅器OP1の反転入力端 子に帰還接続されている。第2の演算増幅器OP2の反 転入力端子には第1の基準電圧VREF1より低い第2の基 準電圧VREF2が入力され、その出力によりゲートが駆動 20 される第2のNMOSトランジスタN12は、ソースが低 レベル側電源端子VSSに接続され、ドレイン(端子B) が第2の演算増幅器OP2の非反転入力端子に帰還接続 されている。端子A、B間に抵抗Rが接続される。

【0016】この基準電流源回路1において、第1及び 第2の基準電圧VREF1及びVREF2は外部条件によらず一 定であるとする。このとき、端子AおよびBの電圧はそ れぞれ、第1及び第2のNMOSトランジスタN11及び N12の負帰還動作により、VREF1及びVREF2となり、従 IO = (VRF1-VRF2)/Rが流れることになる。

【0017】この様な基準電流源回路1により制御され るスイッチングドライブ段2においては、ゲート及びド レインがそれぞれ第1の信号入力端子 IN1及び信号出 力端子OUTに接続されたスイッチング用PMOSトラ ンジスタP11のソースは、プルアップ用NMOSトラン ジスタN13を介してVDDに接続されている。NMOSト ランジスタN13のゲートは第1のNMOSトランジスタ N11のゲートと共通接続されている。一方、ゲート及び ドレインがそれぞれ第2の信号入力端子 IN2及び信号 40 出力端子OUTに接続されたスイッチング用NMOSト ランジスタN15のソースは電流源用NMOSトランジス タN14を介してVSSに接続されている。このNMOSト ランジスタN14のゲートは、第2のNMOSトランジス タN12のゲートと共通接続されている。

【0018】この実施例の定電流駆動回路の動作は基本 的に図6と同じである。第1,第2の信号入力端子IN 1及び IN 2が共に "L" のとき、スイッチング用PM OSトランジスタP11がオン、スイッチング用NMOS トランジスタN15がオフになり、負荷充電が行われる。

第1, 第2の信号入力端子IN1, IN2が共に"H" のとき、スイッチング用PMOSトランジスタP11がオ フ、スイッチング用NMOSトランジスタN15がオンに なり、負荷放電が行われる。第1の信号入力端子 IN1 が "H", 第2の信号入力端子 I N 2が "L" のとき、 スイッチング用PMOSトランジスタP11, NMOSト ランジスタN15共にオフのスタンバイ状態となる。

8

【0019】基準電流源回路1の第2のNMOSトラン ジスタN12とスイッチングドライブ段2の電流源用NM OSトランジスタN14とは、ゲート・ソース間電圧が同 10 じである。従って、これらの素子パラメータが同じであ るとすれば、NMOSトランジスタN15及びN14を通し て流れる放電電流 I 12は、抵抗Rを流れる基準電流 I 0 と等しい。即ち、外部条件変動があっても、負荷放電電 流は一定になる。一方、基準電流源回路1の第1のNM OSトランジスタN11とスイッチングドライブ段2のプ ルアップ用NMOSトランジスタN13とは、ゲート・ソ ース間電圧が必ずしも同じにならない。しかしながら、 これらの素子パラメータが同じであり、かつ負荷条件に 応じて第3のNMOSトランジスタN13がピンチオフ領 域で動作するように、ゲートしきい値電圧やバイアス条 件を設定すれば、NMOSトランジスタN13及びPMO SトランジスタP11を通して流れる負荷充電電流 I11 は、負荷変動や電源変動の影響を受けることなく、基準 電流 10 とほぼ等しくなる。

【0020】上述のように、負荷充電電流 111は負荷条 件の影響を受けるが、図7の回路と比較すると、負荷放 電電流 I 12は負荷条件の影響を受けず、また外部条件変 動の影響を受けない基準電流 10 に一致するから、定電 って抵抗Rには、外部条件変動によらず一定の基準電流 30 流特性は優れたものとなる。そして、負荷充電電流 I 11 が流れて出力端子OUTが "H" になるとき、その "H"レベル電圧は、NMOSトランジスタN13のゲー トしきい値電圧をVTN、ゲート電圧をVG として、VG -VTNとなる。即ち、電源VDDより低い値に振幅制限さ れる。また、第1のNMOSトランジスタN11に対する プルアップ用NMOSトランジスタN13のサイズ比(チ ャネル幅Wとチャネル長Lの比)W/Lをnとし、同様 に第2のNMOSトランジスタN12に対する電流源用N MOSトランジスタN14のW/L比をnとすれば、充放 電電流は、I 11= I 12= n× I 0 となる。

> 【0021】図2は、図1における基準電流源回路1の 接続関係を変更した実施例である。この実施例の場合、 第1の演算増幅器OP1側の第1の基準電圧VREF1を第 2の演算増幅器OP2側の第2の基準電圧VREF2より低 く設定しており、この場合には、第1の演算増幅器OP 1の反転入力端子には第2のNMOSトランジスタN12 のドレイン、即ち端子Bを帰還接続し、第2の演算増幅 器OP2の非反転入力端子には第1のNMOSトランジ スタのソース、即ち端子Aを帰還接続する。この様なタ 50 スキがけの帰還接続を行うことにより、抵抗Rでは、I

0= (VRIF2-VRIF1) /Rなる一定の基準電流が得ら れる。その他は先の実施例と同様であり、この実施例に よっても先の実施例と同様の効果が得られる。

【0022】図3は、この発明を差動型スイッチングド ライブ段をもつ定電流駆動回路に適用した実施例であ る。基準電流源回路1の構成は、図1の実施例と変わら ない。この基準電流源回路1により制御される差動型ス イッチングドライブ段4は、ソース及びドレインがそれ ぞれ負荷RL の一方の端子Cに接続され相補的信号入力 端子IN1、IN2によりゲートが選択的に駆動される 10 第1及び第2のスイッチング用NMOSトランジスタN 52, N53と、ソース及びドレインがそれぞれ負荷RL の 他方の端子Dに接続され相補的信号入力端子IN2,I N1によりゲートが選択的に駆動される第3及び第4の スイッチング用NMOSトランジスタN56, N57とを有 する.

【0023】第1及び第3のスイッチング用NMOSト ランジスタN52及びN56とVDD端子の間にはそれぞれ、 第1及び第2のPMOSトランジスタP42及びP43を介 N11のゲートと共通にゲートが駆動される一対のプルア ップ用NMOSトランジスタN51及びN55が設けられて いる。また第2及び第4のスイッチング用NMOSトラ ンジスタN53及びN57とVSS端子の間には、基準電流源 回路1の第2のNMOSトランジスタN12のゲートと共 通にゲートが駆動される一対の電流源用NMOSトラン ジスタN54及びN58を有する。

【0024】差動型スイッチングドライブ段4のVDD側 に挿入したPMOSトランジスタP42、P43に所定のバ イアスを与えるために、バイアス回路3が設けられてい 30 る。このバイアス回路3は、第1のNMOSトランジス タN11のゲートと共通にゲートが駆動されドレインがV DD端子に接続された第3のNMOSトランジスタN41 と、第2のNMOSトランジスタN12のゲートと共通に ゲートが駆動されソースがVSS端子に接続された第4の NMOSトランジスタN42と、これらのNMOSトラン ジスタ N41, N42の間にゲート・ドレインを短絡した飽 和結線 (ダイオード接続) をもって介挿された第3のP MOSトランジスタP41とにより構成されている。PM OSトランジスタP41のゲート・ドレイン端子が差動ス 40 イッチングドライブ段4のPMOSトランジスタP42, P43のゲートに接続される。

【0025】この実施例の回路において、相補入力端子 IN1, IN2がそれぞれ、"H", "L"のとき、ス イッチング用NMOSトランジスタN52とN57がオン、 スイッチング用NMOSトランジスタN53とN56がオフ になり、負荷RL には実線で示すように電流 I 23が供給 される。相補入力端子 I N 1 , I N 2 が逆になると、負 荷RL には破線で示すように電流 I 22が供給される。図 C, VD、及びこれらの差電圧VCDの波形を示す。 【0026】この実施例においては、VSS側のNMOS トランジスタN12, N42, N54及び, N58は、ゲートが 共通接続されてカレントミラー回路を構成しているか ら、これらの素子寸法を同じとすれば、バイアス回路3 に流れる電流 121、及び差動スイッチングドライブ段4 により負荷RL に流れる電流 I22, I23は全て、基準電 流10と一致する定電流となる。即ち、負荷電流は、外 部条件変動の影響を受けない。

10

【0027】次に、図4に示す、負荷RL の端子C, D に得られる "H" レベル電圧VH については、プルアッ プ用PMOSトランジスタN51、N55による電圧降下 と、PMOSトランジスタP42、P43による電圧降下の 分だけ、VDDより低いものとなる。それぞれ定電流 I2 3, I22が流れたときのPMOSトランジスタP42, P4 3による電圧降下は、バイアス回路3の飽和結線された PMOSトランジスタP41の電圧降下により決まる。こ れらのPMOSトランジスタP42、P43、P41が同じ素 子パラメータをもって形成されて、そのバックバイアス して、基準電流源回路1の第1のNMOSトランジスタ 20 効果を含めたしきい値電圧がVTPであるとすると、ある レベル以上の電流でこれらのPMOSトランジスタP4 2, P43, P41での電圧降下分は、ほぼ | VTP | であ る。

> 【0028】一方、プルアップ用NMOSトランジスタ N51、N55は、NMOSトランジスタN11と共にゲート が共通駆動される。基準電圧VREF1がVDDに近い値であ るとすれば、これらのゲート電圧はVG=VDDとなるか ら、NMOSトランジスタN11, N41, N51, N55が同 じ素子パラメータをもって形成されて、そのバックバイ アス効果を含むしきい値電圧がVTNであるとすれば、あ るレベル以上の定電流 I 23、 I 22が流れたときのプルア ップ用NMOSトランジスタN51、N55での電圧降下 は、ほぼVTNである。従って、"H"レベル電圧VH は、VDD-VTN-|VTP|となる。

> 【0029】以上のようにこの実施例の回路では、 "H"レベル電圧VH 、従って負荷にかかる差電圧VCD の振幅をより抑えた状態で負荷の定電流駆動が行われ る。また、"H"レベル電圧VH は上の式から明らかな ように電源変動の影響を受けるが、温度変動及びプロセ ス変動に対しては、NMOSトランジスタのしきい値V TNとPMOSトランジスタのしきい値 | VTP | が逆方向 に変動することから、その変動分が相殺されて、ほぼ一 定値を保つことができる。

【0030】なおこの実施例の回路においても、基準電 流源回路1のNMOSトランジスタN12に対して、差動 スイッチングドライブ段4の電流源NMOSトランジス タN54, N58の寸法比を選ぶことにより、負荷RL に供 給する電流 122、123の基準電流 10 に対する比を適宜 設定することができる。但し、バイアス回路3のVSS側 4は、このときの信号入力波形と、端子C, Dの電圧V 50 NMOSトランジスタN42と差動スイッチングドライブ 段4のVSMNMOSトランジスタN54、N58とは同じ 寸法であること、同様に、バイアス回路3のVDD側NM OSトランジスタN41と差動スイッチングドライブ段4 のVDD側NMOSトランジスタN51、N55とは同じ寸法 であること、更にPMOSトランジスタP41、P42、P 43が同じ寸法であることが好ましい。

【0031】図5は、図3の実施例において、第1の基準電圧VREF1を第2の基準電圧VREF2より低く設定した場合に、基準電流源回路1の接続関係を、図2の実施例と同様のタスキが付接続に変更した実施例である。この 10 実施例によっても、図3の実施例と同様の効果が得られる。

[0032]


【発明の効果】以上述べたようにこの発明によれば、アルアップ用トランジスタとしてNMOSトランジスタを用いて、"H"レベル出力振幅を制限しながら、電源、温度、プロセス等の変動の影響を受けない定電流負荷駆動を行うことを可能とした定電流駆動回路を得ることができる。

【図面の簡単な説明】

【図1】 この発明の一実施例による定電流駆動回路を 示す。

【図2】 図1の接続関係を変形した実施例の定電流駆動回路を示す。

【図1】



12 この発明の他の実施例による定電流駆動回路

【図3】 を示す。

【図4】 図3の定電流駆動回路の動作電圧波形を示す。

【図5】 図3の接続関係を変形した実施例の定電流駆動回路を示す。


【図6】 従来の定電流駆動回路を示す。

【図7】 図6の回路を変形した定電流駆動回路を示す。


0 【符号の説明】


1…基準電流源回路、2…スイッチングドライブ段、3 …バイアス回路、4…差動型スイッチングドライブ段、OP1…第1の演算増幅器、OP2…第2の演算増幅器、N11…第1のNMOSトランジスタ、N12…第2のNMOSトランジスタ、R…抵抗、P11…スイッチング用PMOSトランジスタ、N15…スイッチング用NMOSトランジスタ、N52, N53, N54, N55…第1~第4のスイッチングNMOSトランジスタ、P42, P43…第1,第2のPMOSトランジスタ、P41…第3のPMOSトランジスタ、N13, N51, N55…プルアップ用NMOSトランジスタ、N14, N54, N58…電流源用NMOSトランジスタ、IN1…第1の信号入力端子、IN2…第2の信号入力端子、OUT…信号出力端子、VREF1…第1の基準電圧、VREF2…第2の基準電圧。

【図2】




【図3】








【図7】



【図6】



【図5】

